

## ИССЛЕДОВАНИЕ АРХИТЕКТУРНЫХ ОСОБЕННОСТЕЙ И ОЦЕНКА ПРИМЕНИМОСТИ ПРОЦЕССОРОВ АРХИТЕКТУРЫ ARMv8 В ВЫСОКОПРОИЗВОДИТЕЛЬНЫХ ВЫЧИСЛЕНИЯХ

*Дмитриев Николай Александрович (NADmitriev@vniief.ru)*

ФГУП «РФЯЦ-ВНИИЭФ», г. Саров Нижегородской обл.

В работе представлен обзор областей применения ARM-процессоров, текущего состояния индустрии высокопроизводительных вычислений (HPC) и доли, занимаемой решениями на базе архитектуры ARM в ней. Рассмотрены разновидности и технические характеристики различных IP-блоков, применяемых в ARM-процессорах, включая ядра и интерконнект. Показаны архитектурные особенности и характеристики процессоров на основе микроархитектуры ARMv8.

Также в докладе представлены результаты исследования производительности и масштабируемости различных тестовых программ, включая международный синтетический тест HPL и тесты разработки РФЯЦ-ВНИИЭФ. Исследование проводилось на основе доступного процессора архитектуры ARMv8 и инженерного образца отечественного процессора Baikal-S.

**Ключевые слова:** ARM, SIMD, Cortex, Neoverse, процессор, архитектура, ядро, интерконнект, СпК, флоп.

## STUDY OF ARCHITECTURAL FEATURES AND EVALUATION OF THE APPLICABILITY OF ARMv8 ARCHITECTURE PROCESSORS IN HIGH-PERFORMANCE COMPUTING

*Dmitriev Nikolay Aleksandrovich (NADmitriev@vniief.ru)*

FSUE «RFNC-VNIIEF», Sarov Nizhny Novgorod region

The paper presents an overview of application areas for ARM processors, the current state of high performance computing (HPC) industry and the share occupied by the solutions based on the ARM architecture in it. The varieties and technical characteristics of various IP blocks used in ARM processors, including cores and interconnects, are considered. The architectural features and characteristics of processors based on the ARMv8 microarchitecture are shown.

The report also presents the results of a study of the performance and scalability of various test programs, including international synthetic test HPL and tests developed by RFNC-VNIIEF. The study was conducted on the basis of an available ARMv8 architecture processor and production prototype of home-made processor Baikal-S.

**Keywords:** ARM, SIMD, Cortex, Neoverse, processor, architecture, core, interconnect, SoC, flop.

### Введение

Большинство суперкомпьютеров и облачных сервисов использует решения на базе традиционных процессорных архитектур. Несмотря на ежегодное совершенствование литографии, микроархитектуры, ПО и, как следствие, повышение энергоэффективности, энергопотребление x86-процессоров практически не снижается, а в некоторых случаях имеет тенденцию к росту.

Рост потребностей рынка провоцируют постоянное наращивание вычислительных мощностей. Потребляемая мощность крупных супер-ЭВМ и гипер-ЦОД неуклонно увеличивается и уже достигает десятков и даже сотен мегаватт. Дальнейший рост энергопотребления требует качественно новых инфраструктурных решений и огромных капиталовложений.

Одним из вариантов решения проблемы энергопотребления при сохранении темпов роста вычислительных мощностей является внедрение процессоров

альтернативных архитектур, в их числе архитектура ARM – чрезвычайно распространенная RISC архитектура. Основным разработчиком и держателем интеллектуальной собственности в области архитектуры является компания ARM Holdings.

Практически все мобильные электронные устройства, устройства интернета вещей созданы и создаются на основе ARM-процессоров. Во многом благодаря сверхприбылям на этом рынке, с объемами производства миллиарды процессорных ядер в год, крупные корпорации имеют возможность вкладывать внушительные средства в исследования и разработки, направленные на создание ARM-процессоров для суперкомпьютеров.

Использование современных ARM-процессоров открывает новые перспективы в части построения высокоплотных энергоэффективных суперкомпьютеров и ЦОД.

**Сферы применения ARM процессоров.  
Бизнес и политика лицензирования**

В настоящий момент количество проданных устройств, содержащих ARM-процессоры, исчисляется миллиардами единиц. ARM-процессоры применяются в носимой потребительской электронике и бытовой технике, автомобильной развлекательной и управляющей электронике, серверном оборудовании, а также в сетевом оборудовании и в области интернета вещей.

Успех ARM Holdings и распространение ее архитектуры стали возможны благодаря разработкам и продуманной бизнес модели, основанной на лицензировании интеллектуальной собственности. Компания, разрабатывает и сопровождает одноименную архитектуру, создает различные IP-блоки (сложно-функциональные блоки) на ее основе. Кроме этого компания ARM предоставляет заказчикам инструменты проектирования и разработки, подробную документацию, а также обучающие программы.


В зависимости от выбранного типа лицензирования, заказчики могут приобретать лицензии трех основных типов: на использование архитектуры, IP-блоков процессоров (процессорных ядер) и IP-блоков различных подсистем, из которых строятся системы на кристалле (СнК) – современные ARM-процессоры. Типичные заказчики – полупроводниковые компании, создающие СнК и устройства на их основе с использованием интеллектуальной собственности и инструментов, предлагаемых ARM.

Основные статьи дохода компании – лицензионные отчисления с каждого проданного чипа и фиксированные лицензионные платежи от продажи IP-блоков и прав на использование архитектуры. Часть доходов инвестируется в разработки и новые технологии. Значительные суммы составляет и прибыль производителей продукции на основе ARM, которые также заинтересованы в развитии ARM-технологий [1].


Top500 – ежегодно составляемый рейтинг из 500 самых производительных супер-ЭВМ мира. Списки публикуются дважды в год, базовым критерием оценки производительности является результат выполнения теста HPL [2].

В рамках данного исследования был проведен анализ рейтингов Top500 последних лет, рис. 1, выявлены динамика роста количества ARM-систем (рис. 1,а), а также доля ARM в суммарной производительности списка Top500 (рис. 1,б).

Первая ARM-система, вошедшая в список Top500, это суперкомпьютер Astra на базе серверов HPE Apollo 70 с процессорами ThunderX2. Позднее появляется ряд японских систем на основе процессора Fujitsu A64FX и серверных платформ PrimeHPC FX.



а



б

Рис. 1. ARM в списке Top500: а – динамика роста количества суперкомпьютеров, использующих ARM-процессоры, б – доля ARM в суммарной производительности Top500

Энергоэффективность ARM-систем достигает 16,9 Гфлоп/с на Вт, что в 2,8 раза выше, чем у наиболее энергоэффективных x86-систем без ускорителей, представленных в Top500.

На текущий момент в списке Top500 представлено 6 суперкомпьютеров на базе процессоров архитектуры ARM (см. табл. 1).

Количество суперкомпьютеров, использующих ARM-процессоры, постепенно растет. 2 года подряд система Fugaku занимала верхнюю строчку рейтинга, в последнем списке Top500 ее опередила гибридная x86-система эксафлопсного класса Frontier [3].

Суперкомпьютеры на базе ARM-процессоров в списке Top500

Название системы	Год	Место	$R_{max}$ , Пфлоп/с	Ядра, тыс. шт	Энергопотребление, МВт
Supercomputer Fugaku	2020	2	442,0	7630,8	29,9
Wisteria/BDEC-01	2021	20	22,1	368,6	1,5
TOKI-SORA	2020	35	16,6	276,5	н/д
Flow	2020	81	6,6	110,6	н/д
A64FX prototype	2019	383	2,0	36,9	0,1
Astra	2018	429	1,8	143,6	1,2

### ARM-процессоры в индустрии HPC

С появлением 64-разрядной версии архитектуры ARMv8, ряд компаний, таких как Applied Micro, Broadcom, Cavium/Marvell, Qualcomm, Samsung, AMD, Calxeda, Nuvia, разрабатывали серверные ARM-процессоры. Несмотря на то, что многим из них удалось довести свои разработки до уровня серийного производства, ни одна из перечисленных компаний не преуспела в их коммерциализации. Некоторые крупные игроки рынка все же добились успеха и продолжают разработки в этой области, среди них Fujitsu, Amazon, Ampere. Китайские производители процессоров Kunpeng и Phytium вследствие санкций США прекратили публикацию информации о своих разработках. Разработки ведут и другие компании из поднебесной, такие как Baidu и Alibaba. Известно о планах компании NVIDIA выпустить собственный серверный ARM-процессор. Европейская компания SiPearl также работает в этом направлении [4]. Еще одним разработчиком серверных ARM-процессоров является российская IT-компания Байкал Электроникс, представившая процессор Baikal-S. На сегодняшний день серийное производство не запущено. По планам компании, первые серийные образцы серверов с процессорами Baikal-S, будут выпущены 2023 году. Кроме этого ведутся разработки процессора следующего поколения Baikal-S2.

### Архитектура ARM

Процессоры RISC как правило состоят из меньшего количества транзисторов, чем их x86-аналоги, что, позитивно сказывается на стоимости, энергопотреблении и выделении тепла. Эти качества оказались полезны не только в индустрии портативной электроники, но и в суперкомпьютерной отрасли, где, в силу высокой плотности размещения процессоров и их большого количества, вопросы энергоэффективности стоят особенно остро.

С 1980-х годов сменилось несколько поколений ARM-архитектуры. 32-разрядные версии не представляли интереса для разработчиков вычислитель-

ной техники класса HPC. И лишь с появлением архитектуры ARMv8, которая получила 64-разрядную версию ARMv8-A, технологии ARM пришли на серверный рынок. Характерной чертой 64-разрядных версий ARMv8 является наличие расширения AArch64 с набором команд A64, включающего 31 регистр общего назначения, выделенные регистры SP (Stack Pointer) и PC (Program Counter), блок NEON с 32 регистрами по 128 бит с поддержкой обработки чисел с плавающей запятой двойной точности по стандарту IEEE 754 и другие возможности [5].

### Ядра ARM

Компания ARM разрабатывает, лицензирует и распространяет процессорные ядра как IP-блоки, передаваемые заказчику в виде законченной схемотехнической конструкции, разработанной и оптимизированной по размерам, потребляемой мощности и электрическим характеристикам. Аппаратный дизайн ядер предусматривает интеграцию в рамках одной подложки SoC с IP-блоками других типов, таких как интерконнект, графические чипы, контроллеры и др. Ядра, разрабатываемые компанией ARM, делятся на две группы: Cortex – мобильные ядра, микроконтроллеры; Neoverse – серверные ядра. На рис. 2 показаны модели ядер линеек Cortex и Neoverse и их взаимосвязь.

Компания ARM выделяет ядра линейки Cortex-A как универсальные, используемые в качестве основы при создании ядер для различных сегментов рынка. Конвейеры, используемые в ядрах Cortex-A/-X и соответствующих им ядрах Neoverse, идентичны. Отличие Neoverse от Cortex состоит в удвоенном объеме кэш L2, использовании синхронизации в кэш L1i, а также поддержке 48-битной (Neoverse N и Neoverse V) и 44-битной (Neoverse E) физической адресации, в отличие от Cortex (40 бит). Многопоточность (SMT) реализована в ядрах Cortex-A65 и соответствующих серверных ядрах Neoverse E.

Несмотря на явное сегментирование ядер Cortex-A и Neoverse, на практике Cortex-A используются и в серверных SoC.




Рис. 2. Модели ядер линеек Cortex и Neoverse и их взаимосвязь

## Процессорный интерконнект

Как и любая современная процессорная архитектура, ARM строится на основе принципа многоядерности. Задача оптимального распределения нагрузки и высокоскоростного обмена данными между ядрами, кластерами ядер и другими блоками внутри СнК, как и задача взаимодействия нескольких процессоров в рамках многопроцессорных систем (узлов), решаются при помощи различных видов процессорного интерконнекта. Процессорный интерконнект в ARM-системах можно разделить на три уровня (см. рис. 3) – интерконнект процессорный: уровня кластера (ИПК), уровня СнК (ИПС), уровня узла (ИПУ).




Рис. 3. Виды процессорного интерконнекта ARM

Способ взаимодействия между ядрами в рамках кластера определяется внутренней топологией ИПК. ИПК строится на основе транспортной сети с кольцевой топологией.

Взаимодействие между кластерами ядер и другими компонентами СнК осуществляется при помощи специальных IP-блоков, выполняющих функции ИПС. Первым опытом применения ИПС стало семейство технологий NIC, эволюционировавшее в CCI/CI. ИПС CCI/CI развивается в рамках мобильных решений. Параллельно развивается ИПС для серверов CCN и его усовершенствованная версия CMN, использующая транспортную сеть с ячеистой топологией (mesh) [6].

Наиболее распространенная версия ИПС – CMN-600, актуальная – CMN-700. Сравнение базовых характеристик CMN-600 и CMN-700 в соответствии с табл. 2.

Построение вычислительных модулей с двумя и более СнК возможно благодаря наличию в CMN интерфейсов, поддерживающих протокол и интерконнект CCIX. Помимо межпроцессорных соединений ИПУ CCIX предназначен для подключения совместимых устройств, включая ускорители. CCIX использует фи-

зический и электрический интерфейс шины PCIe. Стандарт развивается одноименным консорциумом.

Таблица 2

Сравнение базовых характеристик ИПС CMN-600 и CMN-700

Модель ИПС	CMN-600	CMN-700
Максимальное количество ядер в СнК / в системе, шт.	64 / 128	256 / 512
Объем системного кэш L4, Мбайт	128	512
Количество портов подключения устройств памяти, шт.	16	40
Количество портов межпроцессорных соединений, шт.	4	32

ARM также является членом консорциума, разрабатывающего интерконнект CXL. Несмотря на то, что CXL и CCIX являются отчасти конкурирующими решениями, CCIX поддерживает полную кэш-когерентность и нацелен на использование в межпроцессорных соединениях гетерогенных СнК. Основная задача CXL – осуществление взаимодействия между процессором и устройством, таким как плата расширения или ускоритель. CXL также использует физический интерфейс PCIe.

К преимуществам CCIX можно отнести масштабируемость и вариативность топологий, а сильные стороны CXL – низкая задержка и высокая отказоустойчивость.

## Обработка чисел с плавающей запятой

С точки зрения НРС, наибольший интерес в архитектуре процессора представляют аппаратные расширения (аналогичные AVX), осуществляющие обработку чисел с плавающей запятой в двойной точности. В ARMv7 впервые применено усовершенствованное векторное расширение Advanced SIMD, известное под названием NEON. Как правило, NEON использует два 64-битных векторных конвейера, которые могут использоваться как единый конвейер 128 бит. Таким образом, в архитектуре реализован механизм переменной длины вектора.

С появлением архитектуры ARMv8.2-A начинается внедрение нового расширения – SVE. Основное отличие SVE – использование векторов от 128 до 2048 бит. Пример практической реализации SVE – процессор Fujitsu A64FX (длина вектора 512 бит).

На рис. 4 представлено соотношение флоп за такт в зависимости от разновидности векторного расширения для ядер ARM и x86 [7].




Рис. 4. Соотношение флоп за такт для ядер различного типа

### Практическое знакомство с процессорами архитектуры ARMv8

В ходе исследования выполнено тестирование доступного одноплатного микрокомпьютера с экономичным ARM-процессором на базе SnK Broadcom BCM2711. Проведено сравнение аппаратных особенностей процессора Broadcom BCM2711 и отечественного серверного процессора Baikal-S. Кроме того, проведены запуск и предварительное тестирование инженерного образца Baikal-S, в ходе которого подтверждена его работоспособность в части функционирования и комплектности аппаратного и программного обеспечения, а именно: работа ОС, установка и запуск системного ПО, компиляция и запуск различных тестовых программ. Полноценное тестирование серийного образца запланировано на конец 2022 года.

В исследовании были использованы следующие синтетические тесты, эмулирующие физические процессы соответствующих модулей пакета программ ЛОГОС:

- TVD\_TestMem – моделирует нерегулярный шаблон доступа к оперативной памяти (модуль АЭРО-ГИДРО);

- TestGD – выполняет решение СЛАУ, характерной для моделирования процессов гидродинамики на произвольных неструктурированных сетках (модуль АЭРО-ГИДРО);

- TestTP – моделирует теплоперенос, и содержит типовые вычислительно затратные операции (модуль ТЕПЛО);

- TestDP – предназначен для проверки производительности ЭВМ на динамических скалярных и векторных алгоритмах в параллельном режиме (модуль ПРОЧНОСТЬ).

Дополнительно был использован международный синтетический тест HPL.

В табл. 3 показаны характеристики процессоров Broadcom BCM2711 и Baikal-S и конкурирующих серверных ARM-процессоров.

В Baikal-S и Broadcom BCM2711 используются ядра ARM Holdings Cortex-A75 и Cortex-A72 соответственно, сгруппированные в кластеры по 4 ядра. Отличия кластеров в объемах кэш L1i и L1d. Кэш L2 в Cortex-A75 используется в составе ядра, а в Cortex-A72 – в составе кластера. В Cortex-A75 роль кэш-памяти кластера выполняет кэш L3 (см. рис. 5).

В табл. 5 перечислено использованное ПО и флаги компилятора.

SnK Baikal-S и Broadcom BCM2711 имеют существенные отличия (см. табл. 4).

На рис. 6 представлены результаты масштабирования тестов TVD\_TestMem (рис. 6,а), TestGD (рис. 6,б), TestTP (рис. 6,в), а также теста TestDP в скалярном (рис. 7,а) и векторном (рис. 7,б) режимах на процессорах различных архитектур, включая ARM.

Характеристики процессоров Broadcom BCM2711, Baikal-S и конкурентов

Модель процессора	Broadcom BCM2711	Baikal-S	Конкуренты
Год выпуска	2019	2021-2022	2019-2022
Версия архитектуры	ARMv8	ARMv8.2	ARMv8.5-8.6
Производительность ядра, флоп за такт	4	4	8/16/32
Производительность $R_{\text{peak}}$ , Гфлоп/с	24	384	до 3379
Тактовая частота, ГГц	1,5	2,0	до 3,3
Количество кластеров (ядер), шт.	1 (4)	12 (48)	до 64
Количество каналов, шт. (тип памяти)	1 (LPDDR4-3200)	6 (DDR4-3200)	до 8 (DDR5)
Потребляемая мощность, Вт	4	120	до 250
Технологический процесс	28 нм	16 нм	5-7 нм




Рис. 5. Сравнение кластеров и ядер процессоров: а – Baikal-S, б – Broadcom BCM2711

Таблица 4

Отличия СнК Baikal-S и Broadcom BCM2711

Модель процессора	Baikal-S	Broadcom BCM2711
Мультипроцессорные конфигурации	1,2,4 процессора	нет
Тип ИПС	CMN-600	н/д
Кэш ИПС L4, Мбайт	32	н/д
Тип ИПУ (количество линий, шт.)	CCIX (3)	нет
Количество линий PCIe, шт.	80	4
Типы памяти с поддержкой ECC	DDR4, L1d, L2, L3, ИПС	нет

Таблица 5

Программное обеспечение и флаги компилятора

Флаги компилятора Broadcom BCM2711	-O3, -march=armv8-a, -mcpu=cortex-a72
ОС Linux Debian Bullseye	5.15.32-v8+
Библиотеки BLAS	3.9.0
Реализации MPI	OpenMPI 4.1.0, Mpich 3.4.1
Компиляторы gcc	10.2.1






Рис. 6. Масштабирование тестов. Время счета, с: а – TVD\_TestMem, б – TestGD, в – TestTP: 1 ■ – x86.16 ядер.2.7ГГц, 2 ◆ – x86.16 ядер.2.7ГГц, 3 ▲ – 4xЭльбрус-8СВ, 4 ✖ – 4xЭльбрус-8СВ (оптимизирован разработчиком), 5 ✨ – 1x Broadcom BCM2711



а

- x86. 16 ядер. 2.7 ГГц
- x86. 28 ядер. 2.6 ГГц
- ▲ 4 x Эльбрус-8СВ
- ◆ 1 x Broadcom BCM2711
- 4 x Эльбрус-8СВ (оптимизирован разработчиком)



б

Рис. 7. Масштабирование теста TestDP. Время счета, с: а – скаляр, б – вектор

Особенность теста – выполнение обменов между MPI-процессами. Для оценки эффективности распараллеливания теста на платформах, содержащих разное количество процессоров (ядер), рассчитаем коэффициент ускорения в пересчете на 1 ядро по формуле:

$$K_y = \frac{T_{N \text{ MPI}}}{N \cdot T_{1 \text{ MPI}}}, \quad (1)$$

где  $N$  – количество ядер,  $T_{N \text{ MPI}}$ ,  $T_{1 \text{ MPI}}$  – время счета на  $N$  ядрах и 1 ядре соответственно.

В табл. 6 показаны значения  $K_y$ , полученные для теста TestDP на различных платформах, в скалярном и векторном режимах.

Таблица 6

Коэффициент ускорения теста TestDP  
в пересчете на 1 ядро

Тестовая платформа	MPI, шт.	Скаляр. $K_y$	Вектор. $K_y$
x86. 16 ядер. 2.7 ГГц	1 и 16	0,79	0,66
x86. 28 ядер. 2,6 ГГц	1 и 28	0,68	0,49
1 x Broadcom BCM2711	1 и 4	0,82	0,62
4 x Эльбрус-8СВ	1 и 32	0,9	0,68

Тест HPL предназначен для оценки максимальной ( $R_{\max}$ ) производительности вычислительной системы. Результат выполнения теста принято сопоставлять с теоретической (расчетной) пиковой производительностью ( $R_{\text{peak}}$ ). На рис. 8 представлены значения  $R_{\text{peak}}$  в Гфлоп/с различных серверных ARM-процессоров.




Рис. 8. Теоретическая пиковая производительность серверных ARM-процессоров

По показателю  $R_{\max}$  Baikal-S успешно конкурирует с Эльбрус-8СВ (288 Гфлоп/с).

На рис. 9 представлено масштабирование теста HPL для протестированного процессора Broadcom BCM2711 (ОЗУ 2 Гбайт) в сравнении с версией с ОЗУ 8 Гбайт (по данным из открытых источников) [8] и показателями  $R_{\text{peak}}$  для данного типа процессоров.




Рис. 9. Масштабирование теста HPL

В табл. 7 показаны значения  $K_y$  и эффективности выполнения теста HPL.

Таблица 7

Коэффициент ускорения теста HPL  
в пересчете на 1 ядро, эффективность

Платформа	$K_y$ 2MPI	$K_y$ 4MPI	Эффективность 1MPI, %	Эффективность 4MPI, %
Broadcom BCM2711	0,9	0,7	50,2	35,2 (56,7 для версии 8 Гб)

## Заключение

ARM-процессоры создаются по блочно-модульному принципу. Широкий выбор IP-блоков позволяет создавать гибко конфигурируемые индивидуальные решения. Разработчики могут использовать готовые, полу-заказные IP-блоки или создавать собственные решения на базе набора архитектур.

ARMv8 процессоры уже применяются в HPC, опережают x86-процессоры по количеству ядер, имеют конкурентоспособную производительность и высокую энергоэффективность. Архитектура имеет потенциал для наращивания производительности при обработке чисел с плавающей запятой. ARM имеет широкую поддержку со стороны мирового сообщества разработчиков. Активно ведется адаптация прикладного ПО.

Отечественный процессор Baikal-S в задачах HPC конкурентоспособен в сравнении с отечественными аналогами. Отставание от зарубежных ARM-аналогов в части актуальности технологий составляет всего 2–3 года. В рамках данной работы проведены оценка работоспособности и предварительное тестирование инженерного образца Baikal-S. Установлено и функционирует системное ПО и тесты. Результаты тестов ниже ожидаемых. Расширенное тестирование серийного образца запланировано на конец 2022 года.

В ходе тестирования экономичного ARM-процессора Broadcom BCM2711, в виду слабой подсистемы памяти, получены ожидаемо низкие результаты на тесте TVD\_TestMem. В тесте TestGD в одноядерном режиме получен результат 11,2 с (7,5 с и 34,4 с у версий Эльбрус-8СВ), при масштабировании результат аналогичен 32 ядрам Эльбрус-8СВ. В тесте TestTP в одноядерном режиме получен результат 120,1 с (41,0 с и 210,1 с у версий Эльбрус-8СВ), при масштабировании результат значительно снижается. В тесте TestDP коэффициент ускорения в пересчете на 1 ядро в скалярном режиме составил 0,82 (другие платформы 0,68 - 0,9), а в векторном – 0,62 (другие платформы 0,49 - 0,68). В тесте HPL, производительность  $R_{\text{peak}}$  составляет 8,44 Гфлоп/с при эффективности 35,2 %, что довольно низко и связано с недостаточным объемом ОЗУ. В одноядерном режиме эффективность составила 50 %. Коэффициент ускорения на 1 ядро составил 0,7.

Работа выполнена в рамках научной программы Национального центра физики и математики по направлению «Центр исследования архитектур суперкомпьютеров».

## Список литературы

1. Arm Business Strategy [Электронный ресурс]: [веб-сайт]. – Электрон. дан. – 2018. URL: [https://group.softbank/en/ir/financials/annual\\_reports/2018/message/segars](https://group.softbank/en/ir/financials/annual_reports/2018/message/segars) (дата обращения: 22.07.2022).
2. The LINPACK Benchmark- Past, Present, and Future [Электронный ресурс]: [веб-сайт]. – Электрон. дан. – 2001. URL: <https://dtsheet.com/doc/1683761/the-linpack-benchmark--past--present--and-future> (дата обращения: 22.07.2022).
3. TOP500 [Электронный ресурс]: [веб-сайт]. – Электрон. дан. – 2022. URL: <https://top500.org/lists/top500/> (дата обращения: 22.07.2022).
4. Ampere Roadmap Has Four Future Arm Server Chips [Электронный ресурс]: [веб-сайт]. – Электрон. дан. – 2022. URL: <https://www.nextplatform.com/2022/05/27/ampere-roadmap-has-four-future-arm-server-chips/> (дата обращения: 22.07.2022).
5. ARMv8 Technology [Электронный ресурс]: [веб-сайт]. – Электрон. дан. – 2011. URL: [http://aarch64.me/public/documents/cpu/arm/ARMv8\\_Technology\\_Preview\\_Richard.pdf](http://aarch64.me/public/documents/cpu/arm/ARMv8_Technology_Preview_Richard.pdf) (дата обращения: 22.07.2022).
6. ARM system-architectures [Электронный ресурс]: [веб-сайт]. – Электрон. дан. – 2016. URL: [https://users.nik.uni-obuda.hu/sima/letoltes/Processor\\_families\\_Knowledge\\_Base\\_2019/ARM\\_system\\_architectures\\_09\\_02\\_2016.pdf](https://users.nik.uni-obuda.hu/sima/letoltes/Processor_families_Knowledge_Base_2019/ARM_system_architectures_09_02_2016.pdf) (дата обращения: 22.07.2022).
7. R. Dolbeau, «Theoretical Peak FLOPS per instruction set on modern Intel CPUs» [Электронный ресурс]: [веб-сайт]. – Электрон. дан. – 2015. URL: <http://www.dolbeau.name/dolbeau/publications/peak.pdf> (дата обращения: 22.07.2022).
8. Running xHPL benchmark on «new» Raspberry Pi 4 8GB [Электронный ресурс]: [веб-сайт]. – Электрон. дан. – 2020. URL: <https://www.raspberrypi.org/forums/viewtopic.php?f=63&t=276089> (дата обращения: 22.07.2022).